JFET and MOSFET

A. JFET

Keluarga FET yang penting adalah JFET (junction field-effect transistor) dan MOSFET (metal-oxide semiconductor field-effect transistor). JFET terdiri atas kanal-P lectron-N. JFET adalah komponen tiga terminal dimana salah satu terminal dapat mengontrol arus antara dua terminal lainnya. JFET terdiri atas dua jenis, yakni kanal-N lectron-P, sebagaimana transistor terdapat jenis NPN dan PNP. Pada umumnya penjelasan tentang JFET (junction field-effect transistor) adalah kanal-N, karena untuk kanal-P adalah kebalikannya.

Simbol JFET (Junction Field Effect Transistor) 

Simbol JFET (junction field-effect transistor) untuk kanal-N lectron-P ditunjukkan pada gambar diatas. Dalam lectr tersebut, arah tanda panah pada gate merupakan arah arus pada persambungan seandainya diberi bias maju. Tetapi perlu diingat bahwa daerah kerja JFET adalah bila persambungan tersebut diberi bias mundur. Oleh karena itulah, maka arus gate IG adalah nol (sangat kecil) dan akibatnya resistansi input dari JFET adalah tinggi sekali (dalam orde puluhan megaohm).

Konstruksi JFET (Junction Field Effect Transistor) Kanal N

Konstruksi dasar komponen JFET (junction field-effect transistor) kanal-N adalah seperti pada gambar diatas. Terlihat bahwa sebagian besar strukturnya terbuat dari bahan tipe-N yang membentuk kanal. Bagian atas dari kanal dihubungkan ke terminal yang disebut Drain (D) dan bagian bawah dihubungkan ke terminal yang disebut Source (S). Pada sisi kiri dan kanan dari kanal-N dimasukkan bahan tipe P yang dihubungkan bersama-sama ke terminal yang disebut dengan Gate (G)

Prinsip Kerja JFET Kanal N

Pada saat semua terminal JFET Kanal N belum diberi tegangan bias dari luar, maka pada persambungan P dan N pada kedua gate JFET Kanal N terdapat daerah pengosongan. Hal ini terjadi sebagaimana pada pembahasan junction lect. Pada daerah pengosongan JFET Kanal N tidak terdapat pembawa muatan bebas, sehingga tidak mendukung aliran arus sepanjang kanal. Apabila antara terminal D dan S JFET Kanal N diberi tegangan positip (VDS = positip) dan antara terminal G dan S diberi tegangan nol (VGS = 0), maka persambungan antara G dan D mendapat bias negatip, sehingga daerah pengosongan JFET Kanal N semakin lebar. Sedangkan persambungan antara G dan S daerah pengosongannya tetap seperti semula saat tidak ada bias. Untuk membuat VGS = 0 adalah dengan cara menghubungkan terminal G dan terminal S pada JFET Kanal N .

Dengan adanya VDS JFET Kanal N bernilai positip, maka lectron dari S akan mengalir menuju D melewati kanal N, karena kanal-N tersedia banyak pembawa muatan mayoritas berupa lectron. Dengan kata lain arus listrik pada drain (ID) mengalir dari sumber VDS dan arus pada source (IS) menuju sumber. Aliran lectron JFET Kanal N ini melewati celah yang disebabkan oleh daerah pengosongan sebelah kiri dan kanan.

Kurva Hubungan ID Dengan VDS

Pada kondisi seperti pada gambar JFET kanal N dengan VGS = 0 dan VDS >0, aliran lectron sepenuhnya hanya tergantung pada resistansi kanal antara S dan D. Lebih jelasnya dapat dilihat pada gambar Kurva hubungan ID dengan VDS. Pada saat ini hubungan arus ID dan VDS masih mengikuti lect Ohm. Apabila tegangan VDS diperbesar lagi hingga beberapa volt, maka persambungan G dan D semakin besar mendapat tegangan bias mundur, sehingga daerah pengosongan JFET Kanal N semakin melebar. Apabila tegangan VDS JFET Kanal N dinaikkan terus hingga daerah pengosongan sebelah kiri dan kanan bersentuhan maka aliran lectron akan jenuh yang disebut dengan kondisi pinch-off seperti pada gambar dibawah. Pada kondisi ini (arus mulai jenuh dan VGS = 0) tegangan VDS disebut dengan tegangan pinch-off (Vp). Kenaikan VDS sesudah ini tidak akan menambah arus ID lebih besar lagi atau ID akan tetap, yakni yang disebut dengan IDSS (drain-source saturation current). IDSS adalah arus drain maksimum pada JFET Kanal N dengan kondisi VGS = 0 Volt dan VDS =|Vp|.

JFET kanal N dengan VGS = 0 dan VDS = Vp

Selanjutnya apabila VGS JFET Kanal N diberi tegangan negatip, misalnya sebesar VGS = -1 Volt, maka bias mundur untuk persambungan G-S maupun G-D semakin besar, sehingga daerah pengosongannya semakin lebar. Dengan demikian untuk mencapai kondisi pinch-off (kedua sisi daerah pengosongan bersentuhan) diperlukan tegangan VDS lebih kecil. Arus ID JFET Kanal N akan mencapai titik jenuh (maksimum) pada tegangan VDS yang lebih kecil. Namun perlu diingat arus bahwa arus jenuh pada VGS bukan nol namanya bukanlah IDSS.

MOSFET

Mirip seperti jfet, transistor mosfet (metal oxide fet) memiliki drain, source dan gate. namun perbedaannya gate terisolasi oleh suatu bahan oksida. gate sendiri terbuat dari bahan metal seperti aluminium. oleh karena itulah transistor ini dinamakan metal-oxide. karena gate yang terisolasi, sering jenis transistor ini disebut juga igfet yaitu insulated-gate fet. Ada dua jenis mosfet, yang pertama jenis depletion-enhancement dan yang kedua jenis enhancement.  jenis mosfet yang kedua adalah komponen utama dari gerbang logika dalam bentuk ic (integrated circuit), uc (micro controller) dan up (micro processor) yang tidak lain adalah komponen utama dari komputer modern saat ini. Mosfet tersusun dari material tipe n, sebagian daerah p, dan gate yang teisolasi. daerah p dinamakan substrat.

Konstruksi MOSFET tipe (a) enhancement dan (b) depletion-enhancement

Enhancement-Type MOSFET

Sumber tegangan akan mengalirkan electron bebas dari source ke drain. Aliran electron ini mengalir melalui sebelah kiri/substrat P. Tegangan gate akan mengontrol lebar kanal dimana electron mengalir. Garis putus-putus pada simbol transistor MOSFET menunjukkan struktur transistor yang terdiri drain, source dan subtrat serta gate yang terisolasi. Arah panah pada subtrat menunjukkan type lapisan yang terbentuk pada subtrat ketika transistor ON sekaligus menunjukkan type kanal transistor tersebut.

Simbol MOSFET

Simbol di atas dapat digunakan untuk mengambarkan D-MOSFET maupun E-MOSFET.

MENGUKUR IDSS DAN VP

V_GS = 0 ; V_DS (+)

I_DSS adalah arus drain-source maksimum (saturasi)  Pada V_GS = 0 dan V_DS > |V_P|

Vp = Tegangan Pinch-off

V_GS < 0

Nilai VGS yang menghasilkan ID=0 adalah VGS-VP, dimana VP (-) untuk n-channel JFET

Parameter yang penting dari sebuah JFET adalah I_DSS dan V_P. Dengan mengetahui kedua parameter ini kita dapat memperkirakan karakteristik transfer dari hubungan I_D dan I_DS.

            Karakteristik Transfer (Karakteristik ini tidak dipengaruhi oleh rangkaian)

Percobaan berikut ini kita akan mengukur I_DSS dan V_P tanpa menggunakan curve tracer.

Perhatikan gambar 7.4. Bila V_DD diubah dari 0 hingga 15 V, maka arus yang terbaca pada amperemeter juga berubah membesar. Mula-mula cepat lalu lama-kelamaan akan menunjukkan harga yang tetap walau V_DD terus diperbesar. Inilah kira-kira arus I_DSS. Karakteristik transver (transconductance) memberikan hubungan antara I_D dan I_DS. Perhatikan gambar 7.5. Jika wiper potensiometer berada di B maka V_GS=0 dan aros I_D=I_DSS. Bila wiper kita gerakkan ke A maka pada suatu saat harga V_GS tertentu akan menunjukkan I_D=0. Harga V_GS dimana I_D mulai=0 adalah tegangan pinch off (V_P).

Sumber : Penulusuran dari www.google.com